TY -的A2 -戴,梁京盟-艾哈迈德,Nabihah AU -哈桑,Rezaul PY - 2013 DA - 2013/03/31 TI - 0.8V 0.23西北1.5130年ns全面通过晶体管XOR门纳米CMOS SP - 148518六世- 2013 AB -权力有效的电路拓扑结构,提出了实现低压CMOS 2-input通过晶体管XOR门。本设计旨在减少功耗,减少晶体管计数,同时减少了传播延迟。XOR门利用六个晶体管来实现一个紧凑的电路设计,并使用IBM 130纳米CMOS工艺制作的。异或电路的性能验证与其他XOR门设计通过使用相同的130纳米CMOS模拟过程。核心电路的面积只有56平方·µm 0.2312 1.5659 ns传播延迟和nW功耗在0.8 V电源电压。提出six-transistor实现因此优于其他现有XOR门设计。SN - 0882 - 7516你2013/148518 / 10.1155——https://doi.org/10.1155/2013/148518——摩根富林明,主动和被动电子元器件PB - Hindawi出版公司KW - ER